Tutaj będę zamieszczał ogłoszenia dotyczące przedmiotu o programowaniu FPGA.
Informuję, że osoby, które jeszcze nie wypożyczyły DE1-SoC, mogą już to zrobić. Potrzeba przynieść kartę zobowiązań.
Na komputerze 108-09 został zainstalowany Quartus 17.1, niedługo p.Leśniewski powinien skopiować go na pozostałe komputery. @ref Quartus jest zainstalowany w katalogu /usr/local/intelFPGA_lite.
Osobom, które miały problem z ustawieniem Quartusa, warunkowo zezwalam na oddawanie rozwiązań listy 4 za tydzień.
Mocno sugeruję, aby Wasze rozwiązania były synchroniczne – bloki always dla logiki sekwencyjnej powinny reagować wyłącznie na zbocze zegarowe i sygnał resetu. Układy asynchroniczne mogą mieć nieprzewidywalne zachowania, które w dodatku mogą się zmieniać w zależności od tego, jak układ został zsyntezowany. Układy synchroniczne są bardziej przewidywalne i łatwiejsze w debuggingu.
Na wykładach pojawiło się już wszystko, co jest potrzebne, aby przeczytać implementację procesora Sextium III, którą prezentowałem na ZOSI. Można ją znaleźć na githubie:
https://github.com/tilk/sextium-iii-verilog
Implementacja niestety nie jest dobrze udokumentowana – kiedy powstawała, nie myślałem o tym, aby użyć jej jako przykładu dydaktycznego.
Dla osób zainteresowanych Clashem: najwyraźniej brak nowych wydań Clasha nie oznaczał, że przestał być rozwijany, tylko że autorzy pracują nad nową, rozszerzoną (i niekompatybilną) wersją.
https://groups.google.com/forum/#!topic/clash-language/6GzPBM1kLdE
(Nie, też nie wiem, czemu używają grup googla.)